原名:Parallel VLSI Architecture and Parallel Interleaver Design for MAP Turbo Decoder 作品简介:描述了用于低延迟 Turbo 解码的新型并行 VLSI 架构,包括解码器”,SIPS\’02,美国圣地亚哥,第 152-158 页,10 月 15 日。…… 资源下载包年VIP免费升级包年VIP 0 0 建筑与设计